DMA

DMAMUX 0x40020800

15 rejestrów/klastrów w tym peryferium.

Rejestr: CCR0  0x40020800
rw

DMA Multiplexer Channel 0 Control register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: SYNC_ID28Bit 27: SYNC_IDBit 26: SYNC_IDBit 25: SYNC_IDBit 24: SYNC_ID24Bit 23: NBREQBit 22: NBREQBit 21: NBREQBit 20: NBREQ20Bit 19: NBREQBit 18: SPOLBit 17: SPOLBit 16: SE16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: EGEBit 8: SOIE8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: DMAREQ_IDBit 4: DMAREQ_ID4Bit 3: DMAREQ_IDBit 2: DMAREQ_IDBit 1: DMAREQ_IDBit 0: DMAREQ_ID0
BitSzer.PoleDostępOpis
0–56DMAREQ_ID`rw`DMA request identification Selects the input DMA request. See the DMAMUX table about assignments of multiplexer inputs to resources.
81SOIE`rw`Synchronization overrun interrupt enable
91EGE`rw`Event generation enable
161SE`rw`Synchronization enable
17–182SPOL`rw`Synchronization polarity Defines the edge polarity of the selected synchronization input:
19–235NBREQ`rw`Number of DMA requests minus 1 to forward Defines the number of DMA requests to forward to the DMA controller after a synchronization event, and/or the number of DMA requests before an output event is generated. This field shall only be written when both SE and EGE bits are low.
24–285SYNC_ID`rw`Synchronization identification Selects the synchronization input (see inputs to resources STM32G0).
Rejestr: CCR1  0x40020804
rw

DMA Multiplexer Channel 1 Control register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: SYNC_ID28Bit 27: SYNC_IDBit 26: SYNC_IDBit 25: SYNC_IDBit 24: SYNC_ID24Bit 23: NBREQBit 22: NBREQBit 21: NBREQBit 20: NBREQ20Bit 19: NBREQBit 18: SPOLBit 17: SPOLBit 16: SE16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: EGEBit 8: SOIE8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: DMAREQ_IDBit 4: DMAREQ_ID4Bit 3: DMAREQ_IDBit 2: DMAREQ_IDBit 1: DMAREQ_IDBit 0: DMAREQ_ID0
BitSzer.PoleDostępOpis
0–56DMAREQ_ID`rw`DMA request identification Selects the input DMA request. See the DMAMUX table about assignments of multiplexer inputs to resources.
81SOIE`rw`Synchronization overrun interrupt enable
91EGE`rw`Event generation enable
161SE`rw`Synchronization enable
17–182SPOL`rw`Synchronization polarity Defines the edge polarity of the selected synchronization input:
19–235NBREQ`rw`Number of DMA requests minus 1 to forward Defines the number of DMA requests to forward to the DMA controller after a synchronization event, and/or the number of DMA requests before an output event is generated. This field shall only be written when both SE and EGE bits are low.
24–285SYNC_ID`rw`Synchronization identification Selects the synchronization input (see inputs to resources STM32G0).
Rejestr: CCR2  0x40020808
rw

DMA Multiplexer Channel 2 Control register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: SYNC_ID28Bit 27: SYNC_IDBit 26: SYNC_IDBit 25: SYNC_IDBit 24: SYNC_ID24Bit 23: NBREQBit 22: NBREQBit 21: NBREQBit 20: NBREQ20Bit 19: NBREQBit 18: SPOLBit 17: SPOLBit 16: SE16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: EGEBit 8: SOIE8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: DMAREQ_IDBit 4: DMAREQ_ID4Bit 3: DMAREQ_IDBit 2: DMAREQ_IDBit 1: DMAREQ_IDBit 0: DMAREQ_ID0
BitSzer.PoleDostępOpis
0–56DMAREQ_ID`rw`DMA request identification Selects the input DMA request. See the DMAMUX table about assignments of multiplexer inputs to resources.
81SOIE`rw`Synchronization overrun interrupt enable
91EGE`rw`Event generation enable
161SE`rw`Synchronization enable
17–182SPOL`rw`Synchronization polarity Defines the edge polarity of the selected synchronization input:
19–235NBREQ`rw`Number of DMA requests minus 1 to forward Defines the number of DMA requests to forward to the DMA controller after a synchronization event, and/or the number of DMA requests before an output event is generated. This field shall only be written when both SE and EGE bits are low.
24–285SYNC_ID`rw`Synchronization identification Selects the synchronization input (see inputs to resources STM32G0).
Rejestr: CCR3  0x4002080C
rw

DMA Multiplexer Channel 3 Control register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: SYNC_ID28Bit 27: SYNC_IDBit 26: SYNC_IDBit 25: SYNC_IDBit 24: SYNC_ID24Bit 23: NBREQBit 22: NBREQBit 21: NBREQBit 20: NBREQ20Bit 19: NBREQBit 18: SPOLBit 17: SPOLBit 16: SE16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: EGEBit 8: SOIE8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: DMAREQ_IDBit 4: DMAREQ_ID4Bit 3: DMAREQ_IDBit 2: DMAREQ_IDBit 1: DMAREQ_IDBit 0: DMAREQ_ID0
BitSzer.PoleDostępOpis
0–56DMAREQ_ID`rw`DMA request identification Selects the input DMA request. See the DMAMUX table about assignments of multiplexer inputs to resources.
81SOIE`rw`Synchronization overrun interrupt enable
91EGE`rw`Event generation enable
161SE`rw`Synchronization enable
17–182SPOL`rw`Synchronization polarity Defines the edge polarity of the selected synchronization input:
19–235NBREQ`rw`Number of DMA requests minus 1 to forward Defines the number of DMA requests to forward to the DMA controller after a synchronization event, and/or the number of DMA requests before an output event is generated. This field shall only be written when both SE and EGE bits are low.
24–285SYNC_ID`rw`Synchronization identification Selects the synchronization input (see inputs to resources STM32G0).
Rejestr: CCR4  0x40020810
rw

DMA Multiplexer Channel 4 Control register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: SYNC_ID28Bit 27: SYNC_IDBit 26: SYNC_IDBit 25: SYNC_IDBit 24: SYNC_ID24Bit 23: NBREQBit 22: NBREQBit 21: NBREQBit 20: NBREQ20Bit 19: NBREQBit 18: SPOLBit 17: SPOLBit 16: SE16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: EGEBit 8: SOIE8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: DMAREQ_IDBit 4: DMAREQ_ID4Bit 3: DMAREQ_IDBit 2: DMAREQ_IDBit 1: DMAREQ_IDBit 0: DMAREQ_ID0
BitSzer.PoleDostępOpis
0–56DMAREQ_ID`rw`DMA request identification Selects the input DMA request. See the DMAMUX table about assignments of multiplexer inputs to resources.
81SOIE`rw`Synchronization overrun interrupt enable
91EGE`rw`Event generation enable
161SE`rw`Synchronization enable
17–182SPOL`rw`Synchronization polarity Defines the edge polarity of the selected synchronization input:
19–235NBREQ`rw`Number of DMA requests minus 1 to forward Defines the number of DMA requests to forward to the DMA controller after a synchronization event, and/or the number of DMA requests before an output event is generated. This field shall only be written when both SE and EGE bits are low.
24–285SYNC_ID`rw`Synchronization identification Selects the synchronization input (see inputs to resources STM32G0).
Rejestr: CCR5  0x40020814
rw

DMA Multiplexer Channel 5 Control register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: SYNC_ID28Bit 27: SYNC_IDBit 26: SYNC_IDBit 25: SYNC_IDBit 24: SYNC_ID24Bit 23: NBREQBit 22: NBREQBit 21: NBREQBit 20: NBREQ20Bit 19: NBREQBit 18: SPOLBit 17: SPOLBit 16: SE16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: EGEBit 8: SOIE8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: DMAREQ_IDBit 4: DMAREQ_ID4Bit 3: DMAREQ_IDBit 2: DMAREQ_IDBit 1: DMAREQ_IDBit 0: DMAREQ_ID0
BitSzer.PoleDostępOpis
0–56DMAREQ_ID`rw`DMA request identification Selects the input DMA request. See the DMAMUX table about assignments of multiplexer inputs to resources.
81SOIE`rw`Synchronization overrun interrupt enable
91EGE`rw`Event generation enable
161SE`rw`Synchronization enable
17–182SPOL`rw`Synchronization polarity Defines the edge polarity of the selected synchronization input:
19–235NBREQ`rw`Number of DMA requests minus 1 to forward Defines the number of DMA requests to forward to the DMA controller after a synchronization event, and/or the number of DMA requests before an output event is generated. This field shall only be written when both SE and EGE bits are low.
24–285SYNC_ID`rw`Synchronization identification Selects the synchronization input (see inputs to resources STM32G0).
Rejestr: CCR6  0x40020818
rw

DMA Multiplexer Channel 6 Control register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: SYNC_ID28Bit 27: SYNC_IDBit 26: SYNC_IDBit 25: SYNC_IDBit 24: SYNC_ID24Bit 23: NBREQBit 22: NBREQBit 21: NBREQBit 20: NBREQ20Bit 19: NBREQBit 18: SPOLBit 17: SPOLBit 16: SE16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: EGEBit 8: SOIE8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: DMAREQ_IDBit 4: DMAREQ_ID4Bit 3: DMAREQ_IDBit 2: DMAREQ_IDBit 1: DMAREQ_IDBit 0: DMAREQ_ID0
BitSzer.PoleDostępOpis
0–56DMAREQ_ID`rw`DMA request identification Selects the input DMA request. See the DMAMUX table about assignments of multiplexer inputs to resources.
81SOIE`rw`Synchronization overrun interrupt enable
91EGE`rw`Event generation enable
161SE`rw`Synchronization enable
17–182SPOL`rw`Synchronization polarity Defines the edge polarity of the selected synchronization input:
19–235NBREQ`rw`Number of DMA requests minus 1 to forward Defines the number of DMA requests to forward to the DMA controller after a synchronization event, and/or the number of DMA requests before an output event is generated. This field shall only be written when both SE and EGE bits are low.
24–285SYNC_ID`rw`Synchronization identification Selects the synchronization input (see inputs to resources STM32G0).
Rejestr: CSR  0x40020880
ro

DMAMUX request line multiplexer interrupt channel status register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: zarezerwowany28Bit 27: zarezerwowanyBit 26: zarezerwowanyBit 25: zarezerwowanyBit 24: zarezerwowany24Bit 23: zarezerwowanyBit 22: zarezerwowanyBit 21: zarezerwowanyBit 20: zarezerwowany20Bit 19: zarezerwowanyBit 18: zarezerwowanyBit 17: zarezerwowanyBit 16: zarezerwowany16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: zarezerwowanyBit 8: zarezerwowany8Bit 7: zarezerwowanyBit 6: SOF6Bit 5: SOF5Bit 4: SOF44Bit 3: SOF3Bit 2: SOF2Bit 1: SOF1Bit 0: SOF00
BitSzer.PoleDostępOpis
01SOF0`ro`Synchronization Overrun Flag 0
11SOF1`ro`Synchronization Overrun Flag 1
21SOF2`ro`Synchronization Overrun Flag 2
31SOF3`ro`Synchronization Overrun Flag 3
41SOF4`ro`Synchronization Overrun Flag 4
51SOF5`ro`Synchronization Overrun Flag 5
61SOF6`ro`Synchronization Overrun Flag 6
Rejestr: CFR  0x40020884
wo

DMAMUX request line multiplexer interrupt clear flag register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: zarezerwowany28Bit 27: zarezerwowanyBit 26: zarezerwowanyBit 25: zarezerwowanyBit 24: zarezerwowany24Bit 23: zarezerwowanyBit 22: zarezerwowanyBit 21: zarezerwowanyBit 20: zarezerwowany20Bit 19: zarezerwowanyBit 18: zarezerwowanyBit 17: zarezerwowanyBit 16: zarezerwowany16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: zarezerwowanyBit 8: zarezerwowany8Bit 7: zarezerwowanyBit 6: CSOF6Bit 5: CSOF5Bit 4: CSOF44Bit 3: CSOF3Bit 2: CSOF2Bit 1: CSOF1Bit 0: CSOF00
BitSzer.PoleDostępOpis
01CSOF0`wo`Synchronization Clear Overrun Flag 0
11CSOF1`wo`Synchronization Clear Overrun Flag 1
21CSOF2`wo`Synchronization Clear Overrun Flag 2
31CSOF3`wo`Synchronization Clear Overrun Flag 3
41CSOF4`wo`Synchronization Clear Overrun Flag 4
51CSOF5`wo`Synchronization Clear Overrun Flag 5
61CSOF6`wo`Synchronization Clear Overrun Flag 6
Rejestr: RGCR0  0x40020900
rw

DMAMUX request generator channel x configuration register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: zarezerwowany28Bit 27: zarezerwowanyBit 26: zarezerwowanyBit 25: zarezerwowanyBit 24: zarezerwowany24Bit 23: GNBREQBit 22: GNBREQBit 21: GNBREQBit 20: GNBREQ20Bit 19: GNBREQBit 18: GPOLBit 17: GPOLBit 16: GE16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: zarezerwowanyBit 8: OIE8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: zarezerwowanyBit 4: SIG_ID4Bit 3: SIG_IDBit 2: SIG_IDBit 1: SIG_IDBit 0: SIG_ID0
BitSzer.PoleDostępOpis
0–45SIG_ID`rw`Signal identification Selects the DMA request trigger input used for the channel x of the DMA request generator
81OIE`rw`Trigger overrun interrupt enable
161GE`rw`DMA request generator channel x enable
17–182GPOL`rw`DMA request generator trigger polarity Defines the edge polarity of the selected trigger input
19–235GNBREQ`rw`Number of DMA requests to be generated (minus 1) Defines the number of DMA requests to be generated after a trigger event. The actual number of generated DMA requests is GNBREQ +1. Note: This field shall only be written when GE bit is disabled.
Rejestr: RGCR1  0x40020904
rw

DMAMUX request generator channel x configuration register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: zarezerwowany28Bit 27: zarezerwowanyBit 26: zarezerwowanyBit 25: zarezerwowanyBit 24: zarezerwowany24Bit 23: GNBREQBit 22: GNBREQBit 21: GNBREQBit 20: GNBREQ20Bit 19: GNBREQBit 18: GPOLBit 17: GPOLBit 16: GE16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: zarezerwowanyBit 8: OIE8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: zarezerwowanyBit 4: SIG_ID4Bit 3: SIG_IDBit 2: SIG_IDBit 1: SIG_IDBit 0: SIG_ID0
BitSzer.PoleDostępOpis
0–45SIG_ID`rw`Signal identification Selects the DMA request trigger input used for the channel x of the DMA request generator
81OIE`rw`Trigger overrun interrupt enable
161GE`rw`DMA request generator channel x enable
17–182GPOL`rw`DMA request generator trigger polarity Defines the edge polarity of the selected trigger input
19–235GNBREQ`rw`Number of DMA requests to be generated (minus 1) Defines the number of DMA requests to be generated after a trigger event. The actual number of generated DMA requests is GNBREQ +1. Note: This field shall only be written when GE bit is disabled.
Rejestr: RGCR2  0x40020908
rw

DMAMUX request generator channel x configuration register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: zarezerwowany28Bit 27: zarezerwowanyBit 26: zarezerwowanyBit 25: zarezerwowanyBit 24: zarezerwowany24Bit 23: GNBREQBit 22: GNBREQBit 21: GNBREQBit 20: GNBREQ20Bit 19: GNBREQBit 18: GPOLBit 17: GPOLBit 16: GE16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: zarezerwowanyBit 8: OIE8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: zarezerwowanyBit 4: SIG_ID4Bit 3: SIG_IDBit 2: SIG_IDBit 1: SIG_IDBit 0: SIG_ID0
BitSzer.PoleDostępOpis
0–45SIG_ID`rw`Signal identification Selects the DMA request trigger input used for the channel x of the DMA request generator
81OIE`rw`Trigger overrun interrupt enable
161GE`rw`DMA request generator channel x enable
17–182GPOL`rw`DMA request generator trigger polarity Defines the edge polarity of the selected trigger input
19–235GNBREQ`rw`Number of DMA requests to be generated (minus 1) Defines the number of DMA requests to be generated after a trigger event. The actual number of generated DMA requests is GNBREQ +1. Note: This field shall only be written when GE bit is disabled.
Rejestr: RGCR3  0x4002090C
rw

DMAMUX request generator channel x configuration register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: zarezerwowany28Bit 27: zarezerwowanyBit 26: zarezerwowanyBit 25: zarezerwowanyBit 24: zarezerwowany24Bit 23: GNBREQBit 22: GNBREQBit 21: GNBREQBit 20: GNBREQ20Bit 19: GNBREQBit 18: GPOLBit 17: GPOLBit 16: GE16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: zarezerwowanyBit 8: OIE8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: zarezerwowanyBit 4: SIG_ID4Bit 3: SIG_IDBit 2: SIG_IDBit 1: SIG_IDBit 0: SIG_ID0
BitSzer.PoleDostępOpis
0–45SIG_ID`rw`Signal identification Selects the DMA request trigger input used for the channel x of the DMA request generator
81OIE`rw`Trigger overrun interrupt enable
161GE`rw`DMA request generator channel x enable
17–182GPOL`rw`DMA request generator trigger polarity Defines the edge polarity of the selected trigger input
19–235GNBREQ`rw`Number of DMA requests to be generated (minus 1) Defines the number of DMA requests to be generated after a trigger event. The actual number of generated DMA requests is GNBREQ +1. Note: This field shall only be written when GE bit is disabled.
Rejestr: RGSR  0x40020940
ro

DMAMUX request generator interrupt status register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: zarezerwowany28Bit 27: zarezerwowanyBit 26: zarezerwowanyBit 25: zarezerwowanyBit 24: zarezerwowany24Bit 23: zarezerwowanyBit 22: zarezerwowanyBit 21: zarezerwowanyBit 20: zarezerwowany20Bit 19: zarezerwowanyBit 18: zarezerwowanyBit 17: zarezerwowanyBit 16: zarezerwowany16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: zarezerwowanyBit 8: zarezerwowany8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: zarezerwowanyBit 4: zarezerwowany4Bit 3: OF3Bit 2: OF2Bit 1: OF1Bit 0: OF00
BitSzer.PoleDostępOpis
01OF0`ro`Generator Overrun Flag 0
11OF1`ro`Generator Overrun Flag 1
21OF2`ro`Generator Overrun Flag 2
31OF3`ro`Generator Overrun Flag 3
Rejestr: RGCFR  0x40020944
wo

DMAMUX request generator interrupt clear flag register

Bit 31: zarezerwowany31Bit 30: zarezerwowanyBit 29: zarezerwowanyBit 28: zarezerwowany28Bit 27: zarezerwowanyBit 26: zarezerwowanyBit 25: zarezerwowanyBit 24: zarezerwowany24Bit 23: zarezerwowanyBit 22: zarezerwowanyBit 21: zarezerwowanyBit 20: zarezerwowany20Bit 19: zarezerwowanyBit 18: zarezerwowanyBit 17: zarezerwowanyBit 16: zarezerwowany16Bit 15: zarezerwowanyBit 14: zarezerwowanyBit 13: zarezerwowanyBit 12: zarezerwowany12Bit 11: zarezerwowanyBit 10: zarezerwowanyBit 9: zarezerwowanyBit 8: zarezerwowany8Bit 7: zarezerwowanyBit 6: zarezerwowanyBit 5: zarezerwowanyBit 4: zarezerwowany4Bit 3: COF3Bit 2: COF2Bit 1: COF1Bit 0: COF00
BitSzer.PoleDostępOpis
01COF0`wo`Generator Clear Overrun Flag 0
11COF1`wo`Generator Clear Overrun Flag 1
21COF2`wo`Generator Clear Overrun Flag 2
31COF3`wo`Generator Clear Overrun Flag 3